SAR ADC(Successive Approximation Register ADC, 축차 비교형 ADC)는 이진 탐색 방식으로 아날로그 신호를 디지털로 변환하는 회로입니다. N비트 변환을 위해 N번의 비교만 수행하므로 고속·저전력 설계가 가능하고, 8-14비트 중간 해상도에서 비용 대비 성능이 뛰어나 센서 데이터 수집, 오디오 처리, 임베디드 시스템에 널리 쓰입니다. 동작 원리는 천칭으로 무게를 재는 과정과 유사합니다.
SAR ADC 동작 원리, 왜 천칭 저울과 같을까
SAR ADC의 기본 아이디어는 가장 큰 무게추부터 하나씩 올려보며 균형을 찾는 천칭 저울과 동일합니다. 예를 들어 100g, 10g, 1g짜리 추만 있다면, 물체의 무게를 측정할 때 먼저 100g 추를 1개, 2개, 3개 올리다가 저울이 기울어지는 순간을 찾습니다. 그다음 10g 추로, 마지막으로 1g 추로 같은 과정을 반복하면 정확한 무게를 알 수 있습니다.
회로에서는 이 과정을 다음과 같이 구현합니다.
- Sample & Hold: 입력 아날로그 전압을 순간적으로 샘플링하여 변환 중에도 안정적으로 유지
- 이진 탐색 시작: 제어 회로가 최상위 비트(MSB)부터 1을 설정하고, DAC가 그 값을 아날로그 전압으로 변환
- 비교기 판단: DAC 출력 전압과 입력 전압을 비교
- 입력 전압이 크면 → 해당 비트 유지(1)
- 입력 전압이 작으면 → 해당 비트를 0으로 변경
- LSB까지 반복: 1클럭에 1비트씩, 최하위 비트(LSB)까지 동일한 방식으로 결정
예를 들어 기준 전압(VREF)이 10V이고 입력 전압(VIN)이 3V라면, MSB는 VREF/2 = 5V와 비교되어 3V가 작으므로 0이 됩니다. 다음 비트는 2.5V와 비교되어 3V가 크므로 1이 되는 식입니다. 이렇게 모든 비트가 결정되면 EOC(End of Conversion) 신호가 출력되어 변환 완료를 알립니다.
실무에서 꼭 알아야 할 SAR ADC의 장점과 한계
장점
- 변환 속도가 빠름: N비트 ADC가 단 N번의 비교만 수행. 플래시 ADC보단 느리지만 파이프라인 ADC와 유사한 수준
- 저전력 설계 가능: 플래시 ADC처럼 다수의 비교기를 사용하지 않아 전력 소모가 적음
- 비용 대비 성능 우수: 회로 구조가 단순해 상대적으로 저렴하게 구현 가능
- 중간 해상도 지원: 일반적으로 8-14비트, 일부는 18비트까지 구현 가능
한계
- 초고속 변환에는 부적합: 한 번의 변환에 여러 클럭 사이클이 필요해 GHz급 초고속 응용에는 플래시 ADC가 더 적합
- 고해상도(16비트 이상) 구현이 까다로움: 비교기와 DAC의 정밀도가 중요해지고 노이즈 마진이 급격히 줄어듦
- 샘플링 타이밍 민감: Sample & Hold 회로에서 신호가 불안정하면 전체 변환 정확도에 영향을 줌
SAR ADC 데이터시트, 설계 전에 반드시 확인할 파라미터
실무에서 SAR ADC 칩을 선정할 때 데이터시트에서 꼭 봐야 할 핵심 파라미터는 다음과 같습니다.
변환 속도 관련
- Conversion Time: 1회 변환에 걸리는 시간 (예: 1µs → 1MSPS)
- Throughput Rate: 초당 변환 가능한 최대 샘플 수 (MSPS 단위)
- Acquisition Time: Sample & Hold가 입력 신호를 안정적으로 포착하는 데 필요한 시간
정밀도 관련
- Resolution: 분해능 (8비트, 10비트, 12비트 등)
- DNL(차동 비선형성): 인접 코드 간의 실제 스텝 크기와 이론적 스텝 크기 차이
- INL(적분 비선형성): 전체 전달 함수의 직선성 오차
- SNR(Signal-to-Noise Ratio): 신호 대 잡음비. 이론적 최대값은 (6.02×N + 1.76) dB
전력 및 인터페이스
- Power Dissipation: 소비 전력 (저전력 설계 시 mW 단위 확인)
- Supply Voltage: 동작 전압 범위
- Digital Interface: SPI, I2C, 병렬 인터페이스 중 어떤 방식을 지원하는지
설계 시 주의할 점 클럭 속도와 비교기 속도의 관계
SAR ADC 설계에서 가장 흔히 간과되는 부분은 클럭 주기와 DAC·비교기 속도의 관계입니다. SAR ADC는 1클럭마다 1비트를 결정하는데, 이때 DAC가 아날로그 전압으로 변환하는 시간과 비교기가 입력 전압과 비교하는 시간이 모두 한 클럭 주기 안에 완료되어야 합니다.
예를 들어 12비트 SAR ADC를 10MSPS로 동작시키려면, 12번의 비교가 1/10MHz = 100ns 안에 이루어져야 합니다. 즉 한 번의 비교에 약 8.3ns 이내로 완료되어야 하므로 DAC와 비교기의 속도가 충분히 빨라야 합니다. 만약 비교기나 DAC의 정착 시간이 클럭 주기를 넘어서면 변환 오류가 발생합니다.
이 문제를 해결하기 위해 실무에서는 다음과 같은 접근을 합니다.
- 클럭 주파수 설정 시 마진 확보: 데이터시트에 명시된 최소 변환 시간보다 20-30% 여유를 둠
- 고속 비교기 선정: 전파 지연 시간(propagation delay)이 짧은 비교기 사용
- DAC 정착 시간 확인: DAC의 출력이 최종값의 0.5LSB 이내로 안정화되는 데 걸리는 시간을 반드시 고려
SAR ADC, 어떤 응용에 적합할까
SAR ADC는 속도와 정밀도의 균형이 중요한 응용에서 가장 빛을 발합니다.
| 응용 분야 | 요구 사항 | SAR ADC 적합성 |
|---|---|---|
| 센서 데이터 수집 (온도, 압력, 습도) | 10-14비트, 수십 kSPS-수 MSPS | 매우 적합 |
| 오디오 신호 처리 (음성, 초음파) | 12-16비트, 48kSPS-수 MSPS | 적합 (고해상도는 시그마-델타 고려) |
| 배터리 모니터링 | 10-12비트, 수 kSPS | 매우 적합 (저전력) |
| 산업용 자동화 (PLC, 모터 제어) | 12-16비트, 100kSPS-1MSPS | 적합 |
| 초고속 오실로스코프 (1GSPS 이상) | 8비트, 수 GSPS | 부적합 (플래시 ADC 필요) |
FAQ
Q. SAR ADC와 플래시 ADC의 차이는 무엇인가요?
플래시 ADC는 모든 비트를 한 번에 비교하기 위해 2^N - 1개의 비교기를 사용해 초고속(수 GSPS)이 가능하지만, 전력 소모가 크고 분해능이 높아질수록 칩 면적이 급증합니다. SAR ADC는 비교기 1개로 순차 비교하므로 속도는 느리지만 전력 효율과 비용 면에서 유리합니다.
Q. SAR ADC에서 해상도가 높아질수록 왜 속도가 느려지나요?
비교해야 할 비트 수가 늘어나기 때문입니다. 8비트 SAR ADC는 8번 비교, 12비트는 12번 비교, 16비트는 16번 비교해야 하므로 같은 클럭 속도라도 변환 시간이 비례하여 증가합니다.
Q. SAR ADC의 입력 신호에 안티앨리어싱 필터가 필요한 이유는?
샘플링 과정에서 나이퀴스트 주파수(샘플링 속도의 절반) 이상의 고주파 성분이 저주파 신호로 왜곡되어 나타나는 앨리어싱 현상을 방지하기 위함입니다. SAR ADC 앞단에 저역 통과 필터를 배치하면 이 문제를 예방할 수 있습니다.